DATE: 2011/03/06 TIME: 19:02:12 PAGE: 1 of 3

■강의계획서

교과목명 (Course Title)	디지털논리회로				교과목 번호 (Course No.)	106202 - 1
학점 / 시수 (이론/실기)	3학점 / 3시수 (3 / (0)	설계학점	1	강의시간	화6,수6,목6
개설학과(학년)	전자 전기공학부(2학년)				강의실	P203,P203,P203
담당교수	유재희	전화		e-mail	jaeheeu@hongik.ac.kr	
연구실 및 면담시간	P713 화 4-7 PM					
담당조교명	윤여준				조교실	P 411
담당조교e-mail	siper1984@naver.com				면담시간	화 4-7 PM
작성일자					선수과목	

1. 교과목 개요

디지털 회로 및 시스템의 기초가 되는 수학적 원리와 이를 바탕으로 하는 combinational과 sequential 시스템 설계 방법이 교육된다. Logic simplification을 위한 Boolean algebra와 이를 바탕으로 combinational logic 설계법과 이후 이를 응용한 실제 시스템 설계 방법이 교육된다. 이후 finite system의 설계 방법과 간단한 설계예가 소개된다.

2. 교재 및 부교재	
교재	Contemporary Logic Design (2nd Ed.) by Randy H. Katz, Gaetano Borriello
부교재	Digital Fundamentals with PLD Programming by Thomas L. Floyd
부교재2	
부교재3	
부교재4	
부교재5	

3. 학점 구성 및 평가기준			
학점분포	A+/A0:~30%,B+/B0:30~40%,C+/C0:20~30%,D+/D0/F:10~20%.		
학점구성	Midterm & Final:70%,Project & Homework 30%		
시험	중간 & 기말 고사		
숙제			
F학점 처리기준	부정행위 및 수업태도 불량자		
기타 (재수강제한등)			

4. 강의 진행방법 및 유의사항			
강의진행방법	슬라이드 빔프로젝트 판서 유인물		
기타유의사항			

DATE: 2011/03/06 TIME: 19:02:12 PAGE: 2 of 3

5. 강의내용 및 일정			
NO	강의 및 실습내용	교재내 범위	기타
1 주	디지털 시스템의 개요		
2 주	Boolean algebra I		
3 주	Boolean algebra II		
4 주	Combinational Logic I		
5 주	Combinational Logic II		
6 주	Combinational Logic 설계 방안 I		
7 주	Combinational Logic 설계 방안 II		
8 주	Combinational Logic 설계 case study I		중간고사
9 주	Combinational Logic 설계 case study II		
10 주	Hardware Dscription Language		
11 주	Sequential Logic I		
12 주	Sequential Logic II		
13 주	Finite state machine I, 설계 과제 진행 방안 교육		
14 주	Finite state machine II		
15 주	기말고사		
참고사항			

6. 교과목과 학습성과(PO)와의 상관관계			
요약	내 용	가중치	
PO1 기본지 식	수학,기초과학,공학지식과 이론을 응용할 수 있는 능력	0.5	
PO3 설계능 ^려	요구된 필요조건에 맞추어 전자전기 공학 시스템을 설계할 수 있는 능력	0.5	

7. 교과목 학습성과(PO), 수행준거(PC), 채점기준(RUBRICS)				
PO1 기본지식	교과목 학습성과	수학,기초과학,공학지식과 이론을 응용할 수 있는 능력		
	수행준거		0.5	
평가도구	번호	평가도구	가중치	
가중치	평가도구 1	중간고사 및 기말고사	1.00	
평가도구 1	채점기준	Digital Logic Design의 기본 지식 측정		
	상	Digital logic design을 위한 number system, logic gates, boolena algebra, combinational & sequential logic에 대한 이해와 학습 성과가 우수함.		
	ਨੁੰ	Digital logic design을 위한 number system, logic gates, boolena algebra, combinational & sequential logic에 대한 이해와 학습 성과가 보통임.		
	하	Digital logic design을 위한 number system, logic gates, boolena algebra combinational & sequential logic에 대한 이해와 학습 성과가 약간 부족함.		

DATE: 2011/03/06 TIME: 19:02:12 PAGE: 3 of 3

PO3 설계능력	교과목 학습성과	요구된 필요조건에 맞추어 전자전기 공학 시스템을 설계할 수 있는 능력	가중치	
	수행준거		0.5	
평가도구	번호	평가도구	가중치	
가중치	평가도구 1	Term Project 설계 능력 평가	1.00	
평가도구 1	채점기준	Synchronous Up/Down Counter design을 통한 sequential logic design 능력 평가		
	상	State diagram을 잘 이해하고 Sequential Counter design 능력이 우수함.		
	ਨੁੰ	State diagram을 잘 이해하고 Sequential Counter design 능력이 보통임.		
	하	State diagram을 이해가 부족하며 Sequential Counter design 능력이 부족	함.	